Höhere Datentransferrate und niedrigere Latenzen: Durch eine Mesh-Topologie will Intel sicherstellen, dass die Skylake-SP-Xeons trotz noch mehr Prozessorkernen effizient rechnen. Von Golem:

Intels kommende Xeon-Familie, intern als Skylake Scalable Processor (SKL-SP) bezeichnet, unterscheiden sich in ihrem Aufbau deutlich von bisherigen Generationen. Die Änderungen betreffen die Prozessorkerne, die privaten L2-Caches, die Blöcke der gemeinsamen L3-Zwischenpufferstufe, deren Kommunikation untereinander, die Verknüpfung von I/O-Bereichen wie dem Speichercontroller und die Verbindungen zwischen mehreren Sockeln. Möglich wird dies durch einen Mesh-Interconnect - ähnlich wie bei den aktuellen Xeon Phi alias Knights Landing genannten Prozessoren.

Weiter lesen